Navigacija

13D041FSP - Fazno sinhronisane petlje

Specifikacija predmeta
Naziv Fazno sinhronisane petlje
Akronim 13D041FSP
Studijski program Elektrotehnika i računarstvo
Modul modul Elektronika
Tip studija doktorske akademske studije
Nastavnik (predavač)
Nastavnik/saradnik (vežbe)
    Nastavnik/saradnik (DON)
      Broj ESPB 9.0 Status predmeta izborni
      Uslovljnost drugim predmetima nema
      Ciljevi izučavanja predmeta Osposobi studente da analiziraju i konstruišu fazno sinhronizovana kola. Osposobi studente da koriste fazno sinhronizovana kola
      Ishodi učenja (stečena znanja) Operativno znanje u konstrukciji i upotrebi fazno sinhronizovanih petlji u problemima sinhronizacije i sinteze učestanosti.
      Sadržaj predmeta
      Sadržaj teorijske nastave Principi. Klasifikacija. Analogno-digitalni PLL. Performanse u prisustvu šuma, lokovanom i nelokovanom stanju. Red PLL-a. Primene. FLL. Osnovi sinteze učestanosti. “Single loop“ i „multi loop“ arhitekture.PLL višeg reda. Stabilnost. Digitalni PLL. Arhitekture. Efekti diskretizacije. Analiza u frekvencijskom domenu. Aplikacije.Softverski PLL.
      Sadržaj praktične nastave nema
      Literatura
      1. Ronald Best, Phase Locked Loops, theory design and applications
      2. Behzad Razavi Phase-Locking in High-Performance Systems: From Devices to Architectures
      3. Dan H. Wolave Phase-Locked Loop Circuit Design
      Broj časova aktivne nastave nedeljno tokom semestra/trimestra/godine
      Predavanja Vežbe DON Studijski i istraživački rad Ostali časovi
      6
      Metode izvođenja nastave predavanja
      Ocena znanja (maksimalni broj poena 100)
      Predispitne obaveze Poena Završni ispit Poena
      Aktivnosti u toku predavanja 0 Pismeni ispit 0
      Praktična nastava 0 Usmeni ispit 30
      Projekti
      Kolokvijumi 0
      Seminari 70